### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平11-74524

(43)公開日 平成11年(1999) 3月16日

(51) Int.Cl.<sup>6</sup>

H01L 29/78

識別記号

FΙ

H01L 29/78

652P

652T

653A

# 審査請求 未請求 請求項の数30 OL (全 22 頁)

(21)出願番号

特願平10-60190

(22)出願日

平成10年(1998) 3月11日

(31)優先権主張番号 特願平9-174873

(32)優先日

平9 (1997) 6月30日

(33)優先権主張国

日本(JP)

(71)出顧人 000004260

株式会社デンソー

愛知県刈谷市昭和町1丁目1番地

(72) 発明者 原 一都

爱知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(72)発明者 竹内 有一

愛知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(72) 発明者 山本 剛

愛知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(74)代理人 弁理士 伊藤 洋二 (外1名)


最終頁に続く

# (54) 【発明の名称】 半導体装置及びその製造方法

### (57)【要約】

【課題】 電界集中によって生じる絶縁膜(熱酸化膜) の絶縁破壊を防止する。

【解決手段】 n.型炭化珪素半導体基板1 炭化珪素半導体層2 k p型炭化珪素半導体層3 k 積層形 成し、p型炭化珪素半導体基板3の表面を主表面とする 半導体基板100に、セル領域を構成する溝7とp型炭 化珪素半導体層3及びn-型炭化珪素半導体層2をテー パ形状に成すメサ型構造を構成する溝5とを形成し/溝 5の側面における熱酸化膜9とn-型炭化珪素半導体層 2及びp型炭化珪素半導体層3の間に、熱酸化膜9にお ける電界集中を緩和する電界緩和層、例えばn-型炭化 珪素半導体層2よりも高抵抗のn-型半導体からなる高 抵抗層6やp型炭化珪素半導体層を形成する。



## 【特許請求の範囲】

【請求項1】 第1導電型の低抵抗層(1)と、この低 抵抗層上に形成された第1導電型で該低抵抗層よりも高 抵抗の第1の半導体層(2)と、この第1の半導体層上 に形成された第2導電型の第2の半導体層(3)とを有 し、前記第2の半導体層の表面を主表面とする半導体基 板(100)と、

前記第2の半導体層内に形成されると共に、前記主表面 で接合部が終端するように形成された第1導電型の半導 体領域(4)と、

前記主表面から前記半導体領域及び前記第2の半導体層 を貫通する第1、第2の溝(7、5)と、

前記第2の溝(5)の側面に形成された電界緩和層 (6、30、50) と、

前記電界緩和層の表面及び前記第1の溝(7)を含んで 前記主表面の上に形成された絶縁膜(9)と、

前記第1の溝内における前記絶縁膜の内側に形成された ゲート電極(10)と、

前記半導体領域に電気的に接触する第1の電極(12)

前記半導体基板の裏面側に電気的に接触する第2の電極 (13) とを備え、

前記電界緩和層によって前記絶縁膜における電界集中を 緩和するようになっていることを特徴とする半導体装 置。

【請求項2】 前記電界緩和層は、前記第2の溝の側面 から該第2の溝の底面にかけて形成されていることを特 徴とする請求項 1 に記載の半導体装置。

【請求項3】 前記電界緩和層は、第1導電型材料で形 成されており、かつ前記第1の半導体層よりも高抵抗で 30 形成されていることを特徴とする請求項1又は2に記載 の半導体装置。

【請求項4】 前記電界緩和層の表面に形成された前記 絶縁膜の表面に、前記電界緩和層の電位を制御する電極 層(12)を備え、

前記電極層によって前記電界緩和層を所定のしきい値電 圧よりも低い電圧にしていることを特徴とする請求項3 に記載の半導体装置。

【請求項5】 前記電界緩和層は、第2導電型材料で形 成されていることを特徴とする請求項1又は2に記載の 40 導電型の半導体領域(4)と、 半導体装置。

【請求項6】 前記第1の溝と前記第2の溝の間に形成 され、前記主表面から前記第2の半導体層を貫通する第 3の溝(70)を備え、

前記第3の溝(70)によって前記第2の半導体層を電 気的に分断していることを特徴とする請求項1乃至5の いずれか1つに記載の半導体装置。

【請求項7】 請求項1乃至6に示す半導体装置におい

層及び前記電界緩和層は炭化珪素にて構成されているこ とを特徴とする炭化珪素半導体装置。

【請求項8】 請求項1乃至6に示す半導体装置におい

前記低抵抗層、前記第1の半導体層及び前記第2の半導 体層は炭化珪素にて構成されており、

前記電界緩和層はアルミニウム合金にて構成されている ことを特徴とする炭化珪素半導体装置。

【請求項9】 第1導電型の低抵抗層(1)と、この低 10 抵抗層上に形成された第1導電型で該低抵抗層よりも高 抵抗の第1の半導体層(2)と、この第1の半導体層上 に形成された第2導電型の第2の半導体層(3)とを有 し、前記第2の半導体層の表面を主表面とする半導体基 板(100)と、

前記第2の半導体層内に形成されると共に、前記主表面 に接合部が終端するように形成された第1導電型の半導 体領域(4)と、

前記主表面から前記半導体領域及び前記第2の半導体層 を貫通する第1、第2の溝(7、5)と、

20 少なくとも前記第1、第2の溝の表面に形成された絶縁 膜(9)と、

前記第1の溝(7)内における前記絶縁膜の内側に形成 されたゲート電極(10)と、

前記第2の溝(5)の底面を構成する前記第1の半導体 層に形成された第2導電型の第2の半導体領域(80)

前記第2の半導体領域及び前記第1の半導体領域と電気 的に接触する第1の電極(12)と、

前記半導体基板の裏面側に電気的に接触する第2の電極 (13)とを備えたことを特徴とする半導体装置。

【請求項10】 第1導電型の基板(1)と、

前記基板上に形成された第1導電型で該基板よりも高抵 抗の第1の半導体層(2)と、

前記第1の半導体層上に形成された第2導電型の第2の 半導体層(3)と、

前記第2の半導体層を貫通し、前記第1の半導体層に達 する溝(5)と

前記第2の半導体層内に形成されると共に、該第2の半 導体層の表面に接合部が終端するように形成された第 1

前記第1の半導体層と前記半導体領域間の前記第2半導 体層をチャネル領域として、このチャネル領域と前記滯 の上に形成された絶縁膜(9)と、

前記チャネル領域上における前記絶縁膜を介して形成さ れたゲート電極(10)と、

前記半導体領域に電気的に接触する第1の電極(12)

前記基板の裏面側に電気的に接触する第2の電極(1 3) とを備え、

前記低抵抗層、前記第1の半導体層、前記第2の半導体 50 前記溝の側面部分における前記第1の半導体層及び前記

第2の半導体層と、前記絶縁膜との間に、前記絶縁膜に おける電界集中を緩和する電界緩和層を形成したことを 特徴とする半導体装置。

【請求項11】 第1導電型の低抵抗層(1)と、この 低抵抗層上に形成された第1導電型で該低抵抗層よりも 髙抵抗の第1の半導体層(2)と、この第1の半導体層 上に形成された第2導電型の第2の半導体層(3)とを 有し、前記第2の半導体層の表面を主表面とする半導体 基板(100)を形成する工程と、

前記第2の半導体層内に、接合部が前記主表面で終端す 10 る第1導電型の半導体領域(4)を形成する工程と、 前記主表面から前記半導体領域及び前記第2の半導体層 を貫通するメサ型構造を構成するメサ型構造形成用溝

(5)を形成する工程と、

前記メサ型構造形成用溝の少なくとも側面に電界緩和層 (6、30、50)を形成する工程と、

前記電界緩和層を形成した後に、前記主表面から前記半 導体領域及び前記第2の半導体層を貫通するセル部を構 成するセル形成用溝(7)を形成する工程と、

前記メサ型構造形成用溝及び前記セル部形成用溝を含ん 20 で前記第2の半導体層の表面に絶縁膜(9)を形成する 工程と、

前記セル部形成用溝内における前記絶縁膜の内側にゲー ト電極(10)を形成する工程と、

前記半導体領域に電気的に接触する第1の電極(11) を形成する工程と、

前記半導体基板の裏面側に電気的に接触する第2の電極 (13)を形成する工程とを備えていることを特徴とす る半導体装置の製造方法。

【請求項12】 第1導電型の低抵抗層(1)と、この 30 低抵抗層上に形成された第1導電型で該低抵抗層よりも 高抵抗の第1の半導体層(2)と、この第1の半導体層 上に形成された第2導電型の第2の半導体層(3)とを 有し、前記第2の半導体層の表面を主表面とする半導体 基板(100)を形成する工程と、

前記第2の半導体層内に、接合部が前記主表面で終端す る第1導電型の半導体領域(4)を形成する工程と、

前記主表面から前記半導体領域及び前記第2の半導体層 を貫通するメサ型構造を構成するメサ型構造形成用溝

(5)及びセル部を構成するセル形成用溝(7)を同時 に形成する工程と、

前記メサ型構造形成用溝及び前記セル部形成用溝を含ん で前記第2の半導体層の表面に絶縁膜(9)を形成する 工程と、

前記セル部形成用溝内における前記絶縁膜の内側にゲー ト電極(10)を形成する工程と、

前記半導体領域に電気的に接触する第1の電極(11) を形成する工程と、

前記半導体基板の裏面側に電気的に接触する第2の電極

る半導体装置の製造方法。

【請求項13】 第1導電型の低抵抗層(1)と、この 低抵抗層上に形成された第1導電型で該低抵抗層よりも 髙抵抗な第1の半導体層(2)と、この第1の半導体層 の上に形成された第2導電型の第2の半導体層(3)と を有し、前記第2の半導体層の表面を主表面とする半導 体基板(100)と、

前記半導体基板の主表面のうち、少なくとも前記第2の 半導体層の上に絶縁膜(9)を介して配置された第1の 電極層(12)と、

前記半導体基板の裏面側に形成された第2の電極層(1 3) と、

前記第2の半導体層を貫通して前記第1の半導体層に達 する溝(5)と、

前記溝の角部における前記第1半導体層の表層部に形成 された第2導電型の半導体領域(201)とを備えてい るととを特徴とする炭化珪素半導体装置。

【請求項14】 第1導電型の低抵抗層(1)と、この 低抵抗層上に形成された第1導電型で該低抵抗層よりも 高抵抗な第1の半導体層(2)と、この第1の半導体層 の上に形成された第2導電型の第2の半導体層(3)と を有し、前記第2の半導体層の表面を主表面とする半導 体基板(100)と、

前記第2の半導体層の所定領域に形成されると共に、前 記主表面で接合部が終端するように形成された第1導電 型の第1の半導体領域(4)と、

前記主表面から前記半導体領域及び前記第2の半導体層 を貫通する第1の溝(7)と、

前記第1の溝から離間して、前記第1の溝を囲むように 形成され、前記主表面から前記半導体領域及び前記第2 の半導体層を貫通する第2の溝(5)と、

前記第2の溝の角部における前記第1半導体層の表層部 に形成された第2導電型の第2の半導体領域(201)

前記第1、第2の溝(7、5)を含んで、前記主表面上 に形成された絶縁膜(9)と、

前記第1の溝内における前記絶縁膜の内側に形成された ゲート電極層(10)と、

前記半導体領域に電気的に接触する第1の電極(12) 40 と、

前記半導体基板の裏面側に形成された第2の電極層(1 3)とを備えていることを特徴とする炭化珪素半導体装 置。

【請求項15】 前記第2の溝の側面における前記第2 の半導体層と前記第1の半導体層の表面には、第1導電 型の半導体からなる電界緩和層(6))が備えられてい ることを特徴とする請求項14に記載の炭化珪素半導体 装置。

【請求項16】 前記第2の半導体領域は、前記第2の (13)を形成する工程とを備えていることを特徴とす 50 溝の側面と底面とが接する部分を含んで形成されている

ことを特徴とする請求項14又は15に記載の炭化珪素 半導体装置。

【請求項17】 第1導電型の低抵抗層(1)と、この低抵抗層上に形成された第1導電型で該低抵抗層よりも高抵抗の第1の半導体層(2)と、この第1の半導体層上に形成された第2導電型の第2の半導体層(3)とを有し、前記第2の半導体層の表面を主表面とする半導体基板(100)を形成する工程と、

前記第2の半導体層内に、接合部が前記主表面で終端する第1導電型の第1の半導体領域(4)を形成する工程 10と、

前記主表面から前記半導体領域及び前記第2の半導体層 を貫通するメサ型構造形成用溝(5)を形成する工程 と、

前記メサ型構造形成用溝の角部における前記第1の半導体層の表層部に第2導電型の第2の半導体領域(20 1)を形成する工程と、

前記主表面から前記第1の半導体領域及び前記第2の半 導体層を貫通するセル部を構成するセル部形成用溝 (7)を形成する工程と、

前記メサ型構造形成用溝及び前記セル部形成用溝を含む 前記第2の半導体層の表面に絶縁膜(9)を形成する工 程と、

前記セル部形成用溝内における前記絶縁膜の内側にゲート電極(10)を形成する工程と、

前記第1の半導体領域に電気的に接触する第1の電極 (11)を形成する工程と、

前記半導体基板の裏面側に電気的に接触する第2の電極 (13)を形成する工程と、を備えていることを特徴と する半導体装置の製造方法。

【請求項18】 前記メサ型構造形成用溝と前記セル部 形成用溝を同一工程で形成することを特徴とする請求項 17に記載の半導体装置の製造方法。

【請求項19】 第1導電型の低抵抗層(301)と、 この低抵抗層上に形成された第1導電型で該低抵抗層よ りも高抵抗の第1の半導体層(302)と、

前記第1の半導体層の所定領域に形成されたユニットセルと、

前記ユニットセルが形成されたセル領域の周囲に設けられ、前記第1の半導体層(302)の表層部において該 40セル領域から離れる方向へ延設された素子分離用の第2導電型の素子分離層(307)と、

前記素子分離層上に絶縁膜(309)を介して配置され、該素子分離層よりも前記セル領域の外側に張り出して延設されたフィールドプレート(322)と、

前記ユニットセルと前記素子分離層とに電気的に接触する第1の電極(312)と、前記半導体基板の裏面側に電気的に接触する第2の電極(313)とを備えており、

前記フィールドプレートの下部に配置された前記絶縁膜 50

と前記第1の半導体層との間には、前記第1の半導体層よりも高抵抗の第1導電型の半導体薄膜層(308)が 形成されていることを特徴とする炭化珪素半導体装置。

【請求項20】 前記半導体薄膜層は、前記第2の電極と前記第1の電極との間に所定の逆バイアス電圧が印加された場合に、前記素子分離層より前記絶縁膜と該半導体薄膜層の界面に沿って該半導体薄膜層中を外側に延びる空乏層の大きさよりも大きく形成されていることを特徴とする請求項19に記載の炭化珪素半導体装置。

【請求項21】 前記半導体薄膜層は、前記第1の半導体層上に成長させたエピタキシャル膜であることを特徴とする請求項19又は20に記載の炭化珪素半導体装置。

【請求項22】 第1導電型の低抵抗層(301)と、 この低抵抗層上に形成された第1導電型で該低抵抗層よ りも高抵抗の第1の半導体層(302)と、

前記第1の半導体層の所定領域に形成されたユニットセルと、

前記ユニットセルが形成されたセル領域の周囲に設けられ、前記第1の半導体層の表層部において該セル領域から離れる方向へ延設された素子分離用の第2導電型の素子分離層(307)と、

前記第1の半導体層の表層部のうち前記素子分離層よりも前記セル領域から離れる側に、前記素子分離層から所定間隔おきに複数個配置された、所定幅を有する第2導電型の第2の半導体層(409)と、

前記第2の半導体層のそれぞれの間、及び前記第2の半 導体層と前記素子分離層との間における前記第1の半導 体層上に形成された前記第1の半導体層よりも高抵抗の 第1導電型の半導体薄膜層(408)と、

前記素子分離層上に絶縁膜(309)を介して配置されると共に前記第2の半導体層のうち最も前記セル領域から離れる側と電気的に接続され、該素子分離層よりも前記セル領域の外側に張り出して延設されたフィールドプレート(322)と、

前記ユニットセルと素子分離層に電気的に接触する第1 の電極(312)と、

前記半導体基板の裏面側に電気的に接触する第2の電極 (313)とを備えていることを特徴とする炭化珪素半 導体装置。

【請求項23】 前記フィールドプレートの下部の前記 絶縁膜と前記第1の半導体層の間には、該第1の半導体層よりも高抵抗な第1導電型の半導体薄膜層(408)が形成されていることを特徴とする請求項22に記載の炭化珪素半導体装置。

【請求項24】 炭化珪素よりなる第1導電型の半導体基板(301)の主表面上に、該半導体基板よりも低いドーパント濃度を有する第1導電型の第1の半導体層(302)を形成する工程と、

60 前記第1の半導体層の表層部のうちのセル形成予定領域

6

に、所定深さを有する複数個の第2導電型の第1のベース領域(303)を形成する工程と、

前記第1の半導体層の上に、該第1の半導体層よりも低 濃度の第1導電型の薄膜層(350)を成膜することに より、前記第1のベース領域に接続される表面チャネル 層(304)と、前記セル形成予定領域の周囲に薄膜半 導体層(308)を形成する工程と、

前記第1のベース領域と前記薄膜半導体層との間に素子 分離用の第2導電型の素子分離層(307)を形成する 工程と、

前記第1のベース領域の表層部の所定領域に、該第1のベース領域の深さよりも浅い第1導電型のソース領域(305)を形成する工程と、

前記表面チャネル層及び前記素子分離層の表面に絶縁膜(309)を形成する工程と少なくも前記表面チャネル層の上の前記絶縁膜上にゲート電極(320)を形成する工程と、

前記第1のベース領域及び前記ソース領域に接触するソース電板(312)を形成する工程と、

前記素子分離層上から外側に前記絶縁膜を介して前記ゲ 20 ート電極又は前記ソース電極に電気的に接続されたフィ ールドプレート(322)を形成する工程と、を備えて いることを特徴とする炭化珪素半導体装置の製造方法。

【請求項25】 前記第1のベース領域の所定領域及び前記素子分離層の所定領域に、前記第1のベース領域の深さよりも深い第2導電型の第2のベース領域(303a)を形成する工程を備えたことを特徴とする請求項24に記載の炭化珪素半導体装置の製造方法。

【請求項26】 炭化珪素よりなる第1導電型の半導体 基板(301)の主表面上に、該半導体基板よりも低い 30 ドーパント濃度を有する第1導電型の第1の半導体層 (302)を形成する工程と、

前記第1の半導体層の表層部の所定領域に、所定深さを 有する複数個の第2導電型のベース領域(303)を形 成する工程と、

前記第1の半導体層の上に、該第1の半導体層よりも低 濃度の第1導電型の薄膜層(450)を成膜することに より、前記ベース領域に接続される表面チャネル層(3 04)と、前記セル形成予定領域の周囲に薄膜半導体層 (408)を形成する工程と、

前記ベース領域の所定領域に、該ベース領域よりも接合深さが深い第2導電型の第2のベース領域を形成すると共に、前記ベース領域の周囲に配置される素子分離用の素子分離層(307)及びこの素子分離層の周囲に所定間隔おきに配置された複数の電界緩和用のリング層(409)を形成する工程と、

前記ベース領域内の表層部の所定領域に、該ベース領域 の深さよりも接合深さが浅い第1導電型のソース領域 (305)を形成する工程と、

前記表面チャネル層及び前記素子分離層の表面に絶縁膜 50

(309)を形成する工程と少なくも前記表面チャネル層の上における前記絶縁膜上にゲート電極(320)を形成すると共に、前記ベース領域及び前記ソース領域に接触するソース電極(312)を形成する工程と、

前記リング層のうち最も外周側に位置するものが電気的 に接続されており該リング層から前記セル形成予定領域 の外側に張り出すように、前記絶縁膜を介してフィール ドプレート(410)を形成する工程と、を備えている ことを特徴とする炭化珪素半導体装置の製造方法。

10 【請求項27】 炭化珪素よりなる第1導電型の半導体 基板(301)の主表面上に、該半導体基板よりも低い ドーパント濃度を有する第1導電型の第1の半導体層 (302)を形成する工程と、

前記第1の半導体層の表層部のうちのセル形成予定領域 に、所定深さを有する複数個の第2導電型のベース領域 (303)を形成すると共に、該ベース領域の周囲に配 置される素子分離用の第2導電型の素子分離層(30 7)、及び該素子分離層の周囲に所定間隔おきに配置さ れる第2導電型の複数のリング層(409)を形成する 工程と、

前記第1の半導体層の上に、該第1の半導体層よりも低 濃度の第1導電型の薄膜層を成膜することにより、前記 ベース領域に接続される表面チャネル層(304)と、 前記セル形成予定領域の周囲に薄膜半導体層(408) を形成する工程と、

前記ベース領域の表層部の所定領域に、前記表面チャネル層に接続され、前記ベース領域の深さよりも浅い第1 導電型のソース領域を形成する工程と、

前記表面チャネル層及び前記素子分離層の表面に絶縁膜(309)を形成する工程と少なくも前記表面チャネル層の上における前記絶縁膜の上にゲート電極(320)を形成すると共に、前記ベース領域及び前記ソース領域に接触するソース電極(312)を形成する工程と、前記リング層のうち最も外周側に位置するものが電気的に接続されており該リング層から前記セル形成予定領域の外側に張り出すように、前記絶縁膜を介してフィールドプレート(410)を形成する工程と、を備えていることを特徴とする炭化珪素半導体装置の製造方法。

【請求項28】 第1導電型の半導体層を含む半導体基 40 板と、

前記第1導電型の半導体層上に形成された第2導電型の 半導体領域及びこの上に形成された第1導電型の半導体 領域を有して構成されたセル領域と、

前記セル領域の周辺に位置する周辺領域とを備える半導体装置であって、

前記周辺領域には、前記第1導電型の半導体層の表面に 接し、前記第1導電型の半導体層よりも高抵抗な第1導 電型の半導体電界緩和領域が形成されていることを特徴 とする半導体装置。

50 【請求項29】 前記周辺領域において、第2導電型の

半導体層が前記第1導電型の半導体層上に形成されてお り、前記第2導電型の半導体層の表面から前記第1導電 型の半導体層に達する溝が形成されており、前記半導体 電界緩和領域は前記溝側面に形成されていることを特徴 とする請求項28に記載の半導体装置。

【請求項30】 前記周辺領域において前記第1導電型 の半導体層上に前記第1導電型の半導体電界緩和領域が 形成されていることを特徴とする請求項28に記載の半 導体装置。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法に関し、特に、絶縁ゲート型電界効果トラン ジスタ(以下、パワーMOSFETという)等、とりわ け縦型パワーMOSFETに適用して好適である。

## [0002]

【従来の技術】半導体装置のチップ外周領域(ユニット セルの外周領域) に適用される構造として、フィールド プレート構造やガードリング構造がある。これらの構造 の一例としてフィールドプレート構造を適用した蓄積チ ャネル型のプレーナ型MOSFETを図27に示す。

【0003】図27に示されるように、プレーナ型MO SFET500が形成されたセル領域の外周部領域に は、n<sup>+</sup> 型半導体基板501上に形成されたn<sup>-</sup> 型半導 体層502の表層部においてセル領域の外側に向かって 延設されたp型層領域507が備えられている。このp 型層領域507は、n-型半導体層502とPN接合を 形成することによってブレークダウンを防止する役割を 果たす。

【0004】さらに、外周部領域には、絶縁膜518に 30 形成されたコンタクトホールを介して p型層507と接 触しており、セル領域の外側に向かって延設された電極 522が備えられている。この電極522がフィールド プレートであり、セル領域の外側に向かって延設された 電極522が等電位となり空乏層をセル領域の外周に延 びるようにすることで耐圧の向上が図れるようになって いる。

【0005】また、一般に、半導体装置の耐圧はpn接 合の終端する領域の形状等で決まるため、高耐圧の半導 体装置を得るために、との領域における電界を偏りなく 弱くするターミネーション技術がある。このターミネー ション技術の1つとして特開平4-239778号公報 に示すようなメサ型構造が提案されている。メサ型構造 を有する半導体装置として、nチャネル型の縦型パワー MOSFETを図28に示し、この図に基づきメサ型構 造について説明する。

【0006】との縦型パワーMOSFETの半導体基板 120には、n・型炭化珪素半導体基板101 kcn-型炭化珪素半導体層102とp型炭化珪素導体層103

107を形成して、酸化膜109、ゲート電極110を 形成すると共に、溝107の周囲にソース領域104を 形成してセル領域とする。そして、セル領域の周囲を囲 むような溝105を形成する。例えば、溝105の側面 がテーパ形状になるようにする。このようにセル領域の 周囲におけるn‐ 型炭化珪素半導体層102とp型炭化 珪素導体層103からなるpn接合を溝105の側面で 終端させたものがメサ型構造である。

【0007】とのようなメサ型構造を採用することによ 10 って半導体装置を高耐圧にすることが図られている。な お、図29に示すように、メサ型構造は溝105の側面 がテーパ形状のものでなく、基板表面に対して略垂直と なるようにする場合もある。

#### [0008]

【発明が解決しようとする課題】しかしながら、上記構 造には、以下に示す問題があることが判った。まず、図 27に示したフィールドプレート構造においては、半導 体材料として炭化珪素を用いた場合、シリコンを用いた 場合に比して、アバランシェブレークダウンが起きる臨 界電界強度が1桁大きく、n型ドレイン層の不純物濃度 を1桁高く設定できることから、ドレイン層(n・型半 導体層501)の抵抗値を下げることができ、低オン抵 抗化を図ることができるをいう利点を有している。しか しながら、その反面、そのように不純物濃度を高く設定 すると、セル領域の外側への空乏層の延びが抑えられ絶 縁膜509の界面で電界集中が生じるため、一旦との界 面でアバランシェブレークダウンが発生すると高エネル ギーを持ったホットキャリアが絶縁膜509に注入され 絶縁破壊されてしまうという問題が発生する。この問題 はガードリング構造を採用した場合においても同様に発

【0009】一方、図28に示したメサ型構造において は、メサ型構造を構成する溝105の側面の部分、具体 的にはn<sup>-</sup> 型炭化珪素半導体層102及びp型炭化珪素 半導体層103の界面と酸化膜109との接続部で電界 集中が生じ、この電界集中部分における酸化膜109が 絶縁破壊されるという問題がある。さらに、メサ型構造 の場合、特に図29に示されるように溝105の側面が 基板表面に対して略垂直になるようにする場合には、図 中の等電位線で示されるように溝105の角の部分にお いても電界集中が発生しやすく、この部分における絶縁 膜109が絶縁破壊されるという問題もある。

【0010】本発明は上記問題に鑑みたもので、炭化珪 素半導体装置において、電界集中によって発生する絶縁 膜の絶縁破壊を防止することを目的とする。

## [0011]

【課題を解決するための手段】上記目的を達成するた め、以下の技術的手段を採用する。請求項1に記載の発 明においては、第1導電型の低抵抗層(1)と、この低 とを積層形成したものが用いられており、この基板に溝 50 抵抗層上に形成された第1導電型で低抵抗層よりも高抵

20

40

11

抗の第1の半導体層(2)と、この第1の半導体層上に 形成された第2導電型の第2の半導体層(3)とを有 し、第2の半導体層の表面を主表面とする半導体基板 (100)を用いて、セル領域を構成する第1の構

(7)と、メサ型構造を構成する第2の溝(5)とを形成し、第2の溝の側面における絶縁膜(9)と第2の半導体層及び前記第1の半導体層の間に、絶縁膜における電界集中を緩和する電界緩和層(6、30、50)を形成していることを特徴としている。

【0012】とのように、セル領域が溝型となっている ものにおいても、第2の溝の側面における絶縁膜と第2 の半導体層及び前記第1の半導体層の間に電界緩和層

(6)を形成することによって、メサ型構造を構成する第2の溝の部分、すなわち第1の半導体層及び第2の半導体層の界面と絶縁膜の接続部における電界集中を緩和することができ、絶縁膜の絶縁破壊を防止することができる。

【0013】また、請求項2に示すように、電界緩和層(50)を第2の溝の側面から底面にかけて形成することによっても同様の効果を得ることができる。さらに、この場合には溝コーナー部の電界集中も緩和でき、この部分の絶縁膜の絶縁破壊を防止することができる。請求項3に記載の発明においては、電界緩和層は、第1導電型材料で形成されており、かつ第1の半導体層よりも高抵抗で形成されていることを特徴としている。

【0014】このように、電界緩和層を第1の半導体層よりも高抵抗な第1導電型材料で形成することにより、この電界緩和層によって空乏層の伸びを大きくし、第1の半導体層及び第2の半導体層の界面と絶縁膜の接続部における電界集中を緩和することができる。また、請求項4に記載の発明においては、電界緩和層の表面に形成された絶縁膜の表面に、電界緩和層の電位を制御する電極層(12)を備え、この電極層によって電界緩和層をしきい値電圧よりも低い電圧にしていることを特徴としている。

【0015】このように、電界緩和層の電圧をしきい値電圧よりも低くすることによって、電界緩和層を常に空乏化させることができるため、第1の半導体層及び第2の半導体層の界面と絶縁膜の接続部で電界集中が発生しないようにすることができる。請求項5に記載の発明においては、電界緩和層は、第2導電型材料で形成されていることを特徴としている。

【0016】このように電界緩和層を第2導電型材料で 形成することによって、第1の半導体層における電界が 第2の溝の底面方向に逃げるようにし、これにより第1 の半導体層及び第2の半導体層の界面と絶縁膜の接続部 で電界集中が発生しないようにすることができる。さら に、第2の溝の側面から底面にかけて電界緩和層を形成 した場合には、電界緩和層と第1の半導体層によって形 成されるpn接合で発生する空乏層によって、第1の半 50

導体層中でアパランシェブレークダウンを生じさせて、 より効果的に絶縁膜の絶縁破壊を防止することができ る。

【0017】請求項6に記載の発明においては、第1の 溝と第2の溝の間に形成され、主表面から第2の半導体 層を貫通する第3の溝(70)を備え、第3の溝によっ て第2の半導体層を電気的に分断していることを特徴と している。このように、第3の溝によって第1の溝と第 2の溝間で第2の半導体層を電気的に分断することによって、セル領域にアバランシェブレークダウン電流が流 れることによってセル領域が損傷することを防ぐことが できる。これにより、半導体装置の寿命性を向上させる ことができる。

【0018】なお、請求項7に示すように、1乃至6に記載の発明は、低抵抗層、第1の半導体層、第2の半導体層及び電界緩和層を炭化珪素にて構成した炭化珪素半導体装置に適用すると好適である。また、請求項8に示すように、請求項1乃至6に記載の発明を低抵抗層、第1の半導体層及び第2の半導体層は炭化珪素で構成し、電界緩和層をアルミニウム合金で構成することもできる。この場合、アルミニウム合金をエピタキシャル成長法以外の方法で形成することができるため、電界緩和層を形成する工程を簡略化できる。

【0019】請求項9に記載の発明においては、第2の 溝(5)の底面における第1の半導体層(2)に形成された第2導電型の第2の半導体領域(80)を形成し、 第1の半導体領域と電気的に接触する第1の電極(12)とこの第2の半導体領域を電気的に接触させるようにしていることを特徴としている。第2の溝の底面における第1の半導体層は、第2の溝が形成されていない部分に比して層が薄い。このため、第2の溝の底面における第1の半導体層に第2導電型の第2の半導体領域を形成することにより、第1の半導体層と第2の半導体領域によって形成されるpn接合は、第1の半導体層と第2の半導体層(3)によって形成されるpn接合よりも低い耐圧になる。

【0020】従って、第1の半導体領域と電気的に接触する第1の電極とこの第2の半導体領域とを電気的に接触させれば、第1の半導体層(2)及び第2の半導体層の界面と絶縁膜(9)の接続部で電界集中が生じ、絶縁膜が絶縁破壊されてしまう前に第1の半導体層と第2の半導体領域によって形成されるpn接合でアバランシェブレークダウンさせることができる。これにより、絶縁膜の絶縁破壊を防止することができる。

【0021】請求項10に記載の発明においては、メサ型構造を構成する溝(5)と、この溝上に形成された絶縁膜(9)とを有しており、溝の側面における第1の半導体層(2)及び第2の半導体層(3)と絶縁膜との間に、この絶縁膜における電界集中を緩和する電界緩和層(6、30、50)を形成していることを特徴とする。

【0022】このように、溝の側面における第1の半導 体層及び第2の半導体層と、絶縁膜との間に電界緩和層 を形成すれば、メサ型構造を構成する溝の部分、すなわ ち第1の半導体層及び第2の半導体層の界面と絶縁膜の 接続部における電界集中を緩和することができる。この ように、溝ゲート型に限らず、メサ型構造を有する他の 種類の炭化珪素半導体装置においても電界緩和層を形成 することにより、絶縁膜の絶縁破壊を防止することがで きる。

【0023】請求項11に記載の発明においては、メサ 型構造形成用溝(5)を形成したのち、メサ型構造形成 用溝の少なくとも側面に電界緩和層(6、30、50) を形成し、その後にセル領域形成用溝(7)を形成する ことを特徴としている。このように、セル領域形成用溝 の形成を電界緩和層を形成した後にしているため、セル 領域形成用溝の中に電界緩和層が形成されない。このた め、セル領域形成用溝内に他の半導体層を形成する等の 選択が自由にでき、半導体装置におけるパラメータに変 化をつけることができる。

【0024】請求項12に記載の発明においては、メサ 型構造形成用溝(5)とセル領域形成用溝(7)とを同 時に形成することを特徴としている。このように、メサ 型構造形成用溝とセル領域形成用溝とを同時に形成すれ は、製造工程を簡略化することができる。請求項13に 記載の発明においては、溝(5)の角部における第1半 導体層(2)の表層部に第2導電型の半導体領域(20 1)が形成されていることを特徴としている。

【0025】とのように、溝の角部に第2導電型の半導 体領域を形成することにより、第1の半導体層(2)及 び第2の半導体層(3)によって構成されるPN接合間 に高電圧が印加されても、半導体領域の周囲に空乏層を 広げることができる。このため、半導体領域によって溝 の角部における電界集中を緩和することができ、絶縁膜 (9)が絶縁破壊されてしまうのを防止することができ る。

【0026】請求項14に記載の発明においては、ユニ ットセル領域が形成される第1の溝(7)の周囲を囲む ように形成された第2の溝(5)を有し、この第2の溝 の角部における第1半導体層(2)の表層部に第2導電 型の第2の半導体領域(201)が形成されていること を特徴としている。とのように、溝ゲート型の炭化珪素 半導体装置において溝の角部に第2導電型の第2の半導 体領域を形成することにより、第1の半導体領域(4) と第2の電極層(13)との間に高電圧が印加されても 請求項13と同様に、絶縁膜(9)が絶縁破壊されてし まうのを防止することができる。

【0027】請求項15に記載の発明においては、第2 の溝の側面に第1導電型の半導体からなる電界緩和層

(6)が形成されていることを特徴としている。これに

項1と同様の効果も得ることができる。請求項16に記 載の発明においては、第2の半導体領域は、第2の溝の 側面と底面とが接する部分を含んで形成されていること を特徴としている。

【0028】溝の角部のうち、最も電界集中が起こる場 所は第2の溝の側面と底面とが接する部分であるため、 この部分を含んで第2の半導体領域を形成するようにす れば、最も効果的に電界集中を緩和することができる。 請求項17に示すように、メサ型構造形成用溝(5)の 角部における第1の半導体層(2)の表層部に第2導電 型の第2の半導体領域(201)を形成することによっ て、請求項13の効果が得られる炭化珪素半導体装置と することができる。

【0029】そして、請求項18に示すように、メサ型 構造形成用溝とセル領域形成用溝とを同一工程で形成す ることにより、製造工程を簡略化することができる。請 求項19に記載の発明においては、フィールドプレート (322)の下部に配置された絶縁膜(309)と第1 の半導体層(302)との間には、第1の半導体層より も高抵抗の第1導電型の半導体薄膜層(308)が形成 されていることを特徴としている。

【0030】このように、フィールドプレートの下部に 第1の半導体層よりも高抵抗の半導体薄膜層を形成する ことにより、第1、第2の電極(312、313)の間 に逆バイアス電圧が印加された場合に、素子分離層(3 07)からセル形成領域の外側への空乏層の延びを大き くすることができるため、フィールドプレートの下部に おける絶縁膜と炭化珪素との界面における電界強度を緩 和することができる。これにより、絶縁膜の絶縁破壊を 防止することができる。

【0031】なお、半導体薄膜層は、請求項21に示す ように、第1の半導体層上にエピタキシャル膜を成長さ せることによって形成することができる。このように、 エピタキシャル膜で半導体薄膜層を形成することによっ て、制御性良く第1の半導体層よりも低濃度の不純物濃 度を有するものにすることができる。例えば、第1の半 導体層にイオン注入によって半導体薄膜層を形成してい る場合には、半導体薄膜層の不純物濃度を第1の半導体 層よりも低濃度に補償することが困難である。

【0032】請求項22に記載の発明においては、素子 分離層(307)から所定間隔おきに複数個配置され た、所定幅を有する第2導電型の第2の半導体層 (40 9)のそれぞれの間、及びこの第2の半導体層と素子分 離層との間における第1の半導体層(302)上には、 第1の半導体層よりも高抵抗の第1導電型の半導体薄膜 層(408)が形成されていることを特徴としている。 【0033】 このように、第2の半導体層(409)が 構成するガードリング構造の間に、半導体薄膜層(40 8)を形成することにより、第2の半導体層の間におけ より、請求項14と同様の効果が得られると共に、請求 50 る空乏層の伸びを大きくすることができ、この間に形成

おきに配置される第2導電型の複数のリング層 (409)を形成することを特徴としている。

16

された絶縁膜(309)を絶縁破壊から防止することができる。なお、この場合において、請求項23に示すように、フィールドプレート(322)の下部の絶縁膜と第1の半導体層の間に、第1の半導体層よりも高抵抗の第1導電型の半導体薄膜層(408)が形成されていれば、さらに請求項19と同様の効果を得ることができる。

【0034】請求項24に記載の発明においては、第1の半導体層(302)の上に、第1の半導体層よりも低濃度の第1導電型の薄膜層を成膜することにより、第1のベース領域(303)に接続される表面チャネル層(304)と、セル形成予定領域の周囲に配置される薄膜半導体層(308)とを同時に形成することを特徴としている。

【0035】このように、表面チャネル層と薄膜半導体層とを同時に形成することにより、製造工程の簡略化を図ることができる。請求項25に記載の発明においては、第1のベース領域の所定領域及び素子分離層(307)の所定領域に、第1のベース領域よりも接合深さが深い第2導電型の第2のベース領域(303a)を形成20することを特徴としている。

【0036】このように、第1のベース領域よりも接合深さが深い第2のベース領域を形成することにより、この領域における曲率を小さくして電界強度を高くすることができる。このため、第1、第2の電極(312、313)の間に逆バイアス電圧が印加された場合に、第2のベース領域でアバランシェブレークダウンを起こさせることができる。

【0037】なお、この第2のベース領域の形成位置は、マスク位置により任意に決定することができるため、例えばセルとしてFETを形成する場合には、FETの寄生ドランジスタが動作しにくくなる位置に形成することが可能である。このため、このような位置に第2のベース領域を形成することにより、し負荷駆動時における逆起エネルギー耐量を高くすることができる。

【0038】請求項26に記載の発明においては、第1の半導体層(302)の上に、第1の半導体層(302)の上に、第1の半導体層(302)よりも低濃度の第1導電型の薄膜層を成膜することにより、第1のベース領域に接続される表面チャネル層(304)と、セル形成予定領域の周囲に薄膜半導体層(408)を形成することを特徴としている。このように、ガードリング構造を採用する場合においても、表面チャネル層と薄膜半導体層とを同時に形成することにより、製造工程の簡略化を図ることができる。

【0039】請求項27に記載の発明においては、第1の半導体層(301)の表層部のうちのセル形成予定領域に、所定深さを有する複数個の第2導電型の第1のベース領域(303)を形成すると共に、該第1のベース領域の周囲に配置される素子分離用の第2導電型の素子分離層(307)、及び該素子分離層の周囲に所定間隔

【0040】このように、第1のベース領域、素子分離層及びリング層を同一工程で形成することにより、製造工程の簡略化を図ることができる。請求項28に記載の発明においては、周辺領域には、第1導電型の半導体層の表面に接し、第1導電型の半導体層よりも高抵抗な第1導電型の半導体電界緩和領域が形成されていることを特徴としている。

【0041】このような構成では、半導体装置のセル領域外周の周辺領域において、第1導電型の半導体層よりも高抵抗、すなわち低不純物濃度の第1導電型からなる半導体電界緩和領域が前記第1導電型の半導体層に接して形成されるため、周辺領域において第2導電型の半導体領域と第1導電型の半導体層との間に形成される空乏層の延びを前記第1導電柄型の半導体層に比べ大きくすることができる。これによって、半導体装置のセル領域外周に位置する周辺部領域における耐圧を向上させることができる。

【0042】特に、半導体として炭化珪素(SiC)を用いた場合には、材料の特性により第1導電型の半導体層を高濃度にできるため、空乏層の広がりが大きくならず、半導体装置のセル外周部における周辺領域での耐圧の確保が懸念されるが、上述の第1導電型の半導体電界緩和領域により周辺領域における耐圧を確保する1つの手段とすることができる。

【0043】また、請求項29においては、周辺領域において、第2導電型の半導体層が第1導電型の半導体層上に形成されており、第2導電型の半導体層の表面から第1導電型の半導体層に達する溝が形成されており、半導体電界緩和領域は溝側面に形成されていることを特徴としている。このように、溝側面に電界緩和領域を形成することにより、溝側面に現れる第1導電型の半導体層と第2導電型の半導体層との間における電界集中を半導体電界緩和領域にて電界緩和できる。

【0044】一方、請求項30に記載の発明においては、周辺領域において第1導電型の半導体層上に第1導電型の半導体電界緩和領域が形成されていることを特徴としており、第1導電型の半導体層上に形成された半導40体電界緩和領域により第1導電型の半導体層にて集中しようとする電界を緩和できる。

[0045]

【発明の実施の形態】以下、本発明を図に示す実施形態 について説明する。

(第1実施形態)図1に本発明の一実施形態にかかるn チャネルタイプの縦型パワーMOSFETの断面図を示す。以下、図1に基づいて縦型パワーMOSFETの構造について説明する。

領域の周囲に配置される素子分離用の第2導電型の素子 【0046】六方晶の炭化珪素からなる低抵抗半導体層分離層(307)、及び該素子分離層の周囲に所定間隔 50 としてのn・型炭化珪素半導体基板1に、高抵抗半導体

層としてのn-型炭化珪素半導体層2とp型炭化珪素半 導体層3が順次積層されており、これらn・型炭化珪素 半導体基板 1、n-型炭化珪素半導体層 2 及び第 1 の p 型炭化珪素半導体層3から単結晶炭化珪素よりなる半導 体基板100が構成されている。そして、この半導体基 板100の上面を略(0001-)カーボン面としてい

【0047】p型炭化珪素半導体層3内の表層部におけ る所定領域には、半導体領域としてのn・型ソース領域、 4が形成されている。また、n・型ソース領域4の所定 10 領域に溝7が形成されている。この溝7は、n・型ソー ス領域4とp型炭化珪素半導体層3を貫通しており、n - 型炭化珪素半導体層2に達している。そして、p型炭 化珪素半導体層3の所定領域に溝5が形成されており、 この溝5は、溝7と同一若しくは深く形成されている。 この溝5は、セル領域となる溝7を中心として円形で囲 むように形成されており、この溝5によってメサ型構造 が構成されている。

【0048】また、溝5の溝側面には、炭化珪素半導体 よりなる電界緩和層としてのn-型の高抵抗層6が形成 20 されている。との髙抵抗層6は、n-型炭化珪素半導体 層2より高抵抗で、不純物濃度に換算すると1桁程度低 濃度に形成している。さらに、溝7、溝5を含む基板上 に、ゲート絶縁膜としての熱酸化膜9が形成されてい る。そして、溝5内のチャネル形成部には、ポリシリコ ンからなるベース電極10が形成されており、このゲー ト電極10を含む半導体基板100上に絶縁膜11が形 成されている。

【0049】また、熱酸化膜9上にはソース電極12が 形成されており、熱酸化膜9及び絶縁膜10に形成され 30 たコンタクトホールを通じてソース電極12はn・型ソ ース領域4やp型炭化珪素半導体層3と電気的に導通し ている。なお、溝5の底面を成すn‐ 型炭化珪素半導体 層2の表層部には、セル領域を囲むように高濃度なn<sup>+</sup> 型炭化珪素半導体層15が形成されている。このn・型 炭化珪素半導体層15は、熱酸化膜9及び絶縁膜10に 形成されたコンタクトホールを介して電気配線16と電 気的に導通しており、縦型パワーMOSFETを使用す るときには、電気配線16によってセル周囲を同電位に 保持して、p型炭化珪素半導体層3とn゚型炭化珪素半 40 導体層2によるpn接合における空乏層の伸び具合を均 一にしている。

【0050】とのように、縦型パワーMOSFETは、 最外周の溝側面にn-型の高抵抗層6を備えた構成とな っている。そして、とのn 型の高抵抗層6が、n 型 炭化珪素半導体層2及びp型炭化珪素半導体層3の界面 近傍における熱酸化膜9、すなわちメサ構造をなす部分 における熱酸化膜9における絶縁破壊を防止する役割を

OSFETにおけるゲート電極10に所定の駆動電圧を 印加すると、n<sup>-</sup> 型炭化珪素半導体層2とn<sup>+</sup> 型ソース 領域4の間におけるp型炭化珪素半導体層3がチャネル 領域となって電流を流す。なお、縦型パワーMOSFE Tにおけるゲート、ソース、ドレインの各電位をそれぞ れVG、VS、VDで表してある。

18

【0052】図2に図1に示した縦型パワーMOSFE Tの使用時におけるn-型炭化珪素半導体層2中の電界 分布曲線を点線で示す。この図に示すように<sub>、 n</sub> - 型炭 化珪素半導体層2における電界は、メサ型構造によって 平面的に広がった分布を示す。そして、高抵抗層6の近 傍で電界が集中している。そして、高抵抗層6を通じて 電界分布曲線が終端している。

【0053】このとき、高抵抗層6部分で電界集中して いるため、熱酸化膜9にも電界集中が見られるが、仮に 高抵抗層6でブレークダウンした場合においても、その ブレークダウンは高抵抗層6とp型炭化珪素半導体層3 とn-型炭化珪素半導体層2の交わる領域近傍でのアバ ランシェブレークダウンとなり、熱酸化膜9とn-型炭 化珪素半導体層2とp型炭化珪素半導体層3との界面に おけるブレークダウンではないため、ブレークダウンに よって熱酸化膜9の絶縁破壊が抑制される。このよう に、熱酸化膜9の絶縁破壊を防止することができるた め、縦型パワーMOSFETにおける耐圧を向上させる **とができる。** 

【0054】次に、溝ゲート型パワーMOSFETの製 造工程を図3~図5に基づいて説明する。

[図3(a)に示す工程]まず、主表面が(0001 -) カーボン面である低抵抗のn・型炭化珪素半導体基 板 1 を用意し、その表面に n 型炭化珪素半導体層 2 を エピタキシャル成長し、さらに、n‐ 型炭化珪素半導体 層2上にp型炭化珪素半導体層3をエピタキシャル成長 する。これにより、n・型炭化珪素半導体基板1とn-型炭化珪素半導体層2とp型炭化珪素半導体層3からな るダブルエピの半導体基板100が形成される。

【0055】そして、p型炭化珪素半導体層3に対して マスク材を用いて、例えば窒素等のイオン注入を行い、 p型炭化珪素半導体層3の表層部の所定領域にn・型ソ ース領域4を形成する。

〔図3(b)に示す工程〕ドライエッチングを行い、p 型炭化珪素半導体層3を貫通してn‐型炭化珪素半導体 層2に達する溝5を形成する。このとき、セル領域とな るn\*型ソース領域4を中心とした略円形状を成すよう に、溝5を形成する。

【0056】〔図3(c)に示す工程〕エピタキシャル 成長させて、そのエピタキシャル成長層を熱酸化すると とにより溝5の側面に n 型炭化珪素半導体からなる高 抵抗層6を形成する。但し、この高抵抗層6は、n-型 炭化珪素半導体層2よりも低濃度、すなわちn<sup>-</sup>型炭化 【0051】また、とのように構成された縦型パワーM 50 珪素半導体層2よりも高抵抗で形成する。とのエピタキ

30

シャル成長及び熱酸化において、n<sup>-</sup>型炭化珪素半導体 層2とp型炭化珪素半導体層3が六方晶の結晶構造を有 することから、これらのエピタキシャル成長の異方性或 いは酸化の異方性によってn-型炭化珪素半導体層6は 均一に制御よく形成される(特開平7-326755号 公報、特開平9-74193号公報、特願平8-962 5參照)。

19

【0057】 (図4(a) に示す工程) n 型ソース領 域4の中央部に、n・型ソース領域4及びp型炭化珪素 半導体3を貫通する溝7を形成する。このとき、溝7の 10 深さは、溝5と同一深さ若しくは浅くしておく。また、 との溝7を形成する工程をn-型炭化珪素半導体層6を 形成した工程の後に行っているため、溝7の中に炭化珪 素半導体層が形成されない。このため、溝7内に、半導 体層を形成したい場合には、溝7内にn-型炭化珪素半 導体層6とは異なる導電型の半導体層や同じ導電型で濃 度が異なる半導体層、若しくは厚さの異なる半導体層を 別個に形成することができる。これにより、縦型パワー MOSFETにおけるパラメータに変化をつけることが できる。

【0058】 〔図4(b) に示す工程〕 マスク材を用い て溝5が形成された部分におけるn<sup>-</sup>型炭化珪素半導体 層2に、例えば窒素をイオン注入して、溝5の底部にセ ル領域を一周するn・型炭化珪素半導体層8を形成す

[図4(c)に示す工程] 熱酸化により溝5及び溝7を 含む半導体基板100の表面に熱酸化膜9を形成する。 このとき、ウェット雰囲気により熱酸化を行う。そし て、ダブルエビ基板を1000℃まで上昇し、溝側面に 例えば100nm、溝底面には例えば500nmの熱酸 化膜9を形成する。

【0059】 [図5(a)に示す工程] 半導体基板10 0上にポリシリコン層を積層形成し、フォト・エッチン グによって溝7内の熱酸化膜9の表面にゲート電極層1 0 を形成する。

〔図5(b)に示す工程〕ゲート電極層10上面に気相 成長法(例えば化学蒸着法)等により絶縁膜1を形成す る。そして、フォト・エッチングによって所定領域に選 択的にコンタクトホールを形成する。

【0060】〔図5(c)に示す工程〕絶縁膜11上を 含むソース領域4とp型炭化珪素半導体層3の表面に、 例えばNiからなるソース電極12を形成する。そし て、n・型炭化珪素半導体基板1の裏側に、例えばNi からなるドレイン電極13を形成すると、図1に示す構 成を有する縦型パワーMOSFETが完成する。

【0061】(第2実施形態)次に本発明を適用した第 2実施形態について、図6に基づき説明する。上述した 第1実施形態では、溝5の側面5にn-型炭化珪素半導 体層6を電界緩和層として形成したが、本実施形態では n-型炭化珪素半導体層6に変えて、p型炭化珪素半導 50

体層30を溝6の側面に電界緩和層として形成する。 【0062】図7に、図6における縦型パワーMOSF ETを使用したときの電界分布を示す。この図に示すよ うに、p型炭化珪素半導体層30とn<sup>-</sup>型炭化珪素半導 体層2におけるpn接合によって発生する空乏層によっ て電界が変化し、電界分布曲線は溝5の底面方向に延び たような状態で示される。このように、メサ型構造を構 成する溝5の側面に、p型炭化珪素半導体層30を形成 することによって、溝5の側面の電界集中を防止すると とができる。これにより、前記電界集中によって発生す

る熱酸化膜9の絶縁破壊を防止することができる。

【0063】なお、上述した第1実施形態におけるn-型炭化珪素半導体層6を形成する工程の際に、炭化珪素 半導体層をエピタキシャル成長させるのに代えて、例え ぱアルミニウムをイオン注入することによってp型炭化 珪素半導体層30を形成することができ、本実施形態に おける縦型パワーMOSFETを製造することができ る。さらに、アルミ合金をデポジションすることによっ てp型炭化珪素半導体層30と同様の効果を得ることが できる金属層を形成することができる。これらの場合、 エピタキシャル成長法を用いなくても溝6の側面に電界 緩和層を形成することができる。

【0064】(第3実施形態)次に本発明にかかわる第 3実施形態について、図8に基づき説明する。上述した 第1実施形態では、溝5の側面5にn-型炭化珪素半導 体層6を電界緩和層として形成したのみであるが、本実 施形態では縦型パワーMOSFETを使用するときにn - 型炭化珪素半導体層6を常に空乏化させるべく、溝5 の側面のうち、前記熱酸化膜9を挟んでn-型炭化珪素 半導体層6の反対側に電極層40を設けている。

【0065】この電極層40は絶縁膜11に形成された コンタクトホールを介してn、型ソース領域12と電気 的に導通している。そして、縦型パワーMOSFETを 使用するときには、電極層40をソース電極12と同電 位にクランプすることによってn 型炭化珪素半導体層 6内の電子を排除し、これにより n 型炭化珪素半導体 層6を常に空乏化させている。そして、このようにn゚ 型炭化珪素半導体層6を空乏化させることによって、溝 5の側面における電界集中を防止できるため、溝5の側 面における熱酸化膜9の絶縁破壊を防止することができ る。

【0066】これにより、第1実施形態に比して熱酸化 膜9の絶縁破壊をよりいっそう防止することができる。 なお、本実施形態においては、電極層40とソース電極 12とを電気的に導通させているが、これはn-型炭化 珪素半導体層6の電圧をしきい電圧よりも低い電圧にす るためであり、この条件を満たすようにすればソース電 極12以外によって電極層40の電位を設定しても良

【0067】また、この電極層40を図5(a)に示す

22

ゲート電極層10を形成する工程において同時に形成しており、さらに図5 (c) に示す絶縁膜1にコンタクトホールを形成する際に電極層40とソース電極12とを連通するコンタクトホールを同時に形成することによって、本実施形態における縦型パワーMOSFETを製造することができる。

【0068】(第4実施形態)次に、本発明にかかわる第3実施形態について図9に基づいて説明する。上述した第2実施形態では、溝5の側面にp型炭化珪素半導体層30を形成したが、本実施形態においては、溝5の側 10面及び底面の略全体に電界緩和層としてp型ドーパントを含む電極層50を形成する。

【0069】図10に、図9における縦型パワーMOS FETを使用したときの電界分布を示す。この図に示すように、電界は、メサ型構造を構成する溝5の側面部ではなく、溝5の底面部で終端していることが分かる。つまり、電極層50を形成することにより溝5の側面での電界集中を溝5の底面側へ移動させ、さらに電極層50とn型炭化珪素半導体層2におけるpn接合で発生する空乏層によって、n型炭化珪素半導体層2中でアパ20ランシェブレークダウンを生じるようにしている。

【0070】このように、メサ型構造を構成する溝5の側面に加えて、溝5の底面にも全体的に電極層50を形成することによって、溝5の側面及び底面に電界集中が生じないため、電界集中によって発生する熱酸化膜9の絶縁破壊を防止することができると共に、高耐圧で、アバランシェ耐圧の大きな縦型パワーMOSFETにすることができる。

【0071】なお、本実施形態においては、電極層50をp型ドーパントを含む電極層で形成したが、電極層50を炭化珪素層によって形成してもよい。との場合、炭化珪素層からなる電極層50の部分が常に空乏化した状態となっているため、p型ドーパントを含む電極層50の場合と同様の効果を得ることができる。また、電極層50として、A1-Ti等の金属を適用した場合には、アルミニウムをイオン注入することによって電界緩和層を形成するとかできる。このため、炭化珪素層のようにエピタキシャル成長によらないでイオン注入によって電界緩和層を形成するための工程を簡略化できる。

【0072】(第5実施形態)次に、本発明にかかわる第5実施形態について図11に基づいて説明する。上述した第1実施形態においては、メサ型構造を構成する溝5の側面とキャリア形成領域とがp型炭化珪素半導体層3によってつながっていたが、本実施形態では、溝5の側面とセル領域の間に溝70を形成することによって溝5の側面とキャリア形成領域とを電気的に分断(絶縁分離)する。

【0073】すなわち、p型炭化珪素半導体層3とn型炭化珪素半導体層2によって形成されるpn接合のうち、溝70と溝5の間におけるpn接合(以下、側面側pn接合という)と、溝70と溝7との間におけるpn接合(以下、セル側pn接合という)とを電気的に分断している。この溝70は、溝7と同じ若しくは浅く形成されており、溝70に形成された熱酸化膜9における電界集中が少さくなるようにしてある。

【0074】図12に、図11における縦型パワーMOSFETを使用したときの電界分布を示す。溝5の側面側とセル領域側とを電気的に分断すれば、チャネル領域と装置に耐圧を持たせる領域とを分離できるため、図12に示すような電界分布になる。そして、高電圧がドレイン電極13に印加された時に、アバランシェブレークダウン電流が側面側pn接合に流れるため、セル側pn接合における素子破壊が発生しにくい。これにより、セル領域にアバランシェブレークダウン電流が流れることによってセル領域が損傷することを防ぐことができるため、縦型パワーMOSFETの寿命性を向上させることができる。

【0075】(第6実施形態)次に、本発明を適用した 第6実施形態について図13に基づいて説明する。上述 した第1実施形態においては、メサ型構造を構成する溝 5の側面にn<sup>-</sup>型炭化珪素半導体層6を形成し、これに より溝5の側面における電界集中を防止して熱酸化膜9 の絶縁破壊を防止しているが、本実施形態においては、 溝5の底に位置するn<sup>-</sup>型炭化珪素半導体層2の表層部 にp型炭化珪素半導体層80を形成して、熱酸化膜9が 絶縁破壊を起こす前にp型炭化珪素半導体層80でブレ ークダウンさせることによって熱酸化膜9の絶縁破壊を 防止する。

【0076】具体的に説明すると、本実施形態における 縦型パワーMOSFETは、上記したp型炭化珪素半導 体層80を備えている。そして、n・型ソース領域12 を溝5の内部まで延設し、絶縁膜11及び熱酸化膜9に 形成されたコンタクトホールを介してn・型ソース領域 12とp型炭化珪素半導体層80とを電気的に導通させ ている。すなわち、p型炭化珪素半導体層80とn・型 ソース領域12とを同電位にしている。

40 【0077】n 型炭化珪素半導体層2の厚さにおいて、溝5が形成されている部分の厚さL1と、溝5が形成されていない部分の厚さL2とでは厚さL2の方が厚い。これは、n 型炭化珪素半導体層2における耐圧が厚さL1の部分よりも厚さL2の部分の方が大きいことを示している。従って、p型炭化珪素半導体層80とn型炭化珪素半導体層2によるpn接合(以下、補助接合という)と、p型炭化珪素半導体層3とn 型炭化珪素半導体層2によるpn接合(以下、主接合という)を比較すると、補助接合の方が主接合よりも低い電圧でアバランシェブレークダウンする。

うに、フォト工程を経て、溝5の角部以外の領域をマスク材200で覆ったのち、p型不純物をイオン注入してp型層領域を形成する。

24

領域でブレークダウンするため、メサ形構造を構成する 溝5の側面における熱酸化膜9の絶縁破壊を防止するこ とができる。また、アパランシェブレークダウンを生じ た部分は、熱酸化膜9の絶縁破壊と異なり、半導体にお けるブレークダウンであるため、ブレークダウン後にお いても縦型パワーMOSFETが故障するわけではな い。このため、永久故障の生じにくい縦型パワーMOS FETにすることができる。

【0084】その後、図16(c)に示すように、エピタキシャル成長させて、そのエピタキシャル成長層を酸化することにより溝5の側面にn型炭化珪素半導体からなる高抵抗層6を形成する。この後、図4~図5に示す工程を経て本実施形態における縦型パワーMOSFETが完成する。

【0079】(第7実施形態)次に、本発明を適用した 10 第7実施形態について図14に基づいて説明する。本実施形態では、セル領域の周縁に形成された溝5の角部における熱酸化膜309の絶縁破壊を防止できる構造について説明する。図14に示すように、溝ゲート型の縦型パワーMOSFETに形成された溝5の底面のうち最もセル領域に近い側(溝の角部側)には、p型層領域201が形成されている。このp型層領域201は、ガードリングとして機能するため、図14の等電位線(点線部)に示されるように、空乏層をp型層領域201の周囲まで拡げることができる。 20

① (第8実施形態)次に、本発明を適用した第8実施形態 について説明する。本実施形態では、セル領域の外周部 領域にフィールドプレート構造を採用したときにおいて 耐圧が向上できるようになっている。図17に、本実施 形態における炭化珪素半導体装置を示す。

【0080】具体的に、図14のA-A断面部での電界強度分布と、図28のB-B断面部での電界強度を調べたところ、それぞれ図15(a)、(b)に示される結果が得られた。これらの図からも明らかなように、溝5の角部における電界強度分布は、p型層領域201を形成した場合の方が形成していない従来のものよりも最大電界強度が下がっており、電界集中が緩和されていることが判る。

【0085】図17に示すように、本実施形態ではセル領域にプレーナ型のMOSFETを形成している。プレーナ型MOSFETの全体的な構成は、図1に示した潜ゲート型のMOSFETと比較すると、溝を形成せずにチャネル形成用の薄膜層304を形成している点で相違しているが、その他の点についてはほぼ同様であるため、相違点についてのみ具体的に説明し、同様の部分については省略する。

【0081】このため、溝5の角部の電界集中が緩和され、この部分における熱酸化膜9が絶縁破壊されないようにできる。これにより、半導体装置の耐圧向上を図ることができる。なお、本実施形態では溝5の角部の底面部分にのみp型層領域201を形成しているが、角部を全体的に覆うように形成すればより電界集中を緩和することができる。

【0086】ブレーナ型MOSFETは、n・型炭化珪素半導体基板301とn・型炭化珪素半導体層302とを基板とし、n・型炭化珪素半導体層302の表層部に形成された複数のp型炭化珪素半導体層(以下、p型ベース領域という)303と、基板表面に平行な表面チャネル層304とを備えている。そして、ゲート電極306に正電圧が印加されると、表面チャネル層304にチャネルが形成され、トランジスタ動作が行われるようになっている。なお、312はソース電極であり、313はドレイン電極である。また、320は、ゲート電極層306と電気的に接続されたゲート電極である。

【0082】また、本実施形態では、溝5の角部に電界集中が特に発生し易くなる溝5の側面が基板表面に略垂直な場合を示しているが、溝5の側面がテーバ形状を成すような場合にも適用できる。次に、図14に示す縦型パワーMOSFETの製造方法について、図16(a)~(c)に示す製造工程図に基づいて説明する。なお、第1実施形態に示す縦型パワーMOSFETの製造方法と異なる部分についてのみ説明し、共通する部分については省略する。なお、本図では溝5の角部に電界集中が発生し易い溝5の側面が基板表面に対して略垂直の場合を示して説明する。

【0087】セル領域の外周部領域には、ブレークダウン防止用のp型領域307と、フィールドプレートを成す電極322とが備えられている。p型領域307はn・型エピタキシャル層302の表層部に形成されており、絶縁膜309に形成されたコンタクトホールを介して電極322と接触している。電極322は、セル領域の外側に向かって延設されている。この電極322が等電位となるため、空乏層がセル領域の外周に延び、耐圧の向上が図れるようになっている。

【0088】さらに、フィールドブレートを成す電極322の下部において、n<sup>-</sup>型エピタキシャル層302の上部には、n<sup>-</sup>型エピタキシャル層302よりも不純物 濃度が低いn<sup>--</sup>型薄膜層(薄膜半導体層)308が備えられている。具体的には、n<sup>-</sup>型エピタキシャル層302の不純物濃度は2×10<sup>16</sup>cm<sup>-3</sup>であり、n<sup>--</sup>型薄膜層308は不純物濃度が1×10<sup>15</sup>cm<sup>-3</sup>、膜厚が0.

セル領域から離れる方向への幅は、ドレイン電極313 とソース電極312の間に逆バイアスが印加されたとき においても空乏層が n -- 型薄膜層 3 0 8 内で終端する程 度になっている。

【0089】なお、n-型薄膜層308は、基本的に半 導体装置周辺にて半導体装置全体に渡りセル領域を囲む ように形成される。とのように構成されたプレーナ型M OSFETに逆バイアスが印加された場合において示さ れる等電位線を図17中に点線で表す。このように、n --型薄膜層308が形成されており、n--型薄膜層30 8がn 型エピタキシャル層2よりも低濃度となってい るため、上記逆バイアスが印加された場合における空乏 層の横方向への延びを大きくすることができる。

【0090】参考として、n--型薄膜層308を形成し た場合と形成していない場合において、フィールドプレ ート下部の深さ方向における最大電界強度を測定した結 果をそれぞれ図18(a)、(b)に示す。図18に示 される距離が零(Distance=0)のとき、つまり熱酸化 膜309の界面における最大電界強度を比較してみる と、図18 (a) では1.05MV/cmであり、図1 8 (b) では1.25 m v / c m であることから、n --型薄膜層308を形成することにより最大電界強度が約 20%低減できていることが判る。

【0091】このように、熱酸化膜309の界面におけ る電界強度を低減することができ、熱酸化膜309が絶 縁破壊されることを防止することができる。また、p型 ベース領域303は、部分的に接合深さが深くなって形 成されている。この接合深さが深くなった領域(第2の ベース領域) 303 aを形成することにより、p型ベー ス領域303の底部の曲率を小さくすることができ、電 界強度を高くすることができる。このため、この領域3 03aでアバランシェブレークダウンを発生させ易くす ることができ、プレーナ型MOSFETのp型ベース領 域303の領域303aで耐圧を決定させることができ る。なお、この領域303aの形成位置は、任意に設定 することができるため、プレーナ型MOSFETが形成 する寄生トランジスタを動作させにくい位置に形成する ことが可能である。このようにすると、L負荷駆動時に おける逆起エネルギー耐量を高くすることができる。

【0092】なお、図17、図20、図21に示された 40 n-型薄膜層308に接続しているn・型領域311及 び電極323は等電位リング (EQR) と呼ばれるもの であり、半導体装置周辺における半導体装置の電位が半 導体装置全体に渡り等しくなるようにするものである。 基本的に、これらは半導体装置周辺において、セル領域 を囲むように形成されており、電位はフローティング電 位となっている。また、本実施形態では、n<sup>+</sup>型領域3 11がn<sup>--</sup>型薄膜層308に接続しているが分離してい てもよい。

FETの製造方法について図19~図20に基づいて説

〔図19(a)に示す工程〕低抵抗のn・型炭化珪素半 導体基板301を用意し、このn゚型炭化珪素半導体基 板301上に高抵抗のn-型炭化珪素半導体層302を エピタキシャル成長させる。

【0094】〔図19(b) に示す工程〕n-型炭化珪 素半導体層302の表層部のうち、セル形成予定領域に イオン注入を行いp型ベース層303を形成する。

〔図19(c)に示す工程〕p型ベース層303上を含 む n 型炭化珪素半導体層302上にエピタキシャル成 長法によって不純物濃度がn-型炭化珪素半導体層30 2よりも低いn--型薄膜層350を形成する。このn--型薄膜層350がチャネル形成用の表面チャネル層30 4を構成すると共に、上記したように熱酸化膜309の 界面における電界強度を低減する役割を果たすれ一型薄 膜層308を構成する。

【0095】このように、チャネル形成用の表面チャネ ル層304を形成する工程と、n -- 型薄膜層308を形 成する工程とを兼用することにより、従来に比して別途 工程を増加させることなくn--型薄膜層308を形成す ることができる。

[図20(a)に示す工程] n型不純物をイオン注入 し、p型ベース層303上の所定領域にn<sup>\*</sup>型ソース領 域305と、外周部領域の所定領域にコンタクト用のn † 型層311を形成する。

【0096】〔図20(b)に示す工程〕p型不純物を イオン注入し、ユニットセル領域では、p型ベース層3 03とのコンタクトが取れるように、p型ベース層30 3上におけるn-型薄膜層304のうち、チャネル形成 する部分以外(図中ではn・型ソース層305の間)を p型に反転させ、外周部領域では、ブレークダウン防止 用のp型領域307を形成する。

【0097】このとき、p型不純物がp型ベース領域3 03よりも深く注入されるように、イオン注入を行う。 このため、p型ベース領域303は部分的に深く形成さ れた領域303aを有して構成される。これにより、p 型ベース領域303のうち、深く形成された部分でアバ ランシェブレークダウンを起こし易くできる。この領域 303aの形成位置は、イオン注入のマスク位置を変更 することにより任意に変更することができる。

【0098】なお、ここでは領域303aを形成してい るが、この領域303aを形成することは任意であり、 形成しなくてもよい。とのような場合には、p型領域3 07をp型ベース領域303と同時に形成すれば、p型 領域307を形成する工程を簡略化できるため、製造工 程の簡略化を図ることも可能である。また、p型領域3 07をp型ベース領域303と同時に形成しておき、p 型領域307のうち必要な位置のみを領域303aと同 【0093】次に、図17に示されるプレーナ型MOS 50 時に形成して、その部分の接合深さを深くすることも可

能である。

【0099】〔図20(c)に示す工程〕 フォトリソグ ラフィ工程を経て、p型領域307上に所定膜厚の酸化 膜(SiOz)360を形成する。

27

〔図21(a)に示す工程〕熱酸化によってウェハ全面 に熱酸化膜309を形成する。この熱酸化膜309がゲ ート酸化膜を構成する。そして、ポリシリコン等を堆積 したのち、パターニングしてゲート電極306を形成す

【0100】〔図21(b)に示す工程〕熱酸化膜30 9上を含むウェハ上に層間絶縁膜318を形成する。と の後、層間絶縁膜318にコンタクトホールを形成した のち、アルミ配線をパターニングし、ゲート電極32 0、ソース電極312及びフィールドプレートとなる電 極322を形成する。そして、ゲート電極320、ソー ス電極312及び電極322上にパッシベーション膜3 70を形成し、さらにウェハの裏面にドレイン電極31 3を形成して、図17に示すプレーナ型MOSFETが 完成する。

【0101】(第9実施形態)次に、本発明を適用した 20 第9実施形態について説明する。本実施形態では、セル 領域の外周部領域にガードリング構造を採用したときに おいて、耐圧が向上できるようになっている。図22 に、本実施形態における炭化珪素半導体装置を示す。

【0102】図22に示すように、本実施形態ではプレ ーナ型のMOSFETをセル領域としている。プレーナ 型MOSFETの全体的な構成は、図17と同様である ため、同様の構成については図17と同じ符号を付して 説明を省略する。セル領域の外周部領域には、セル領域 を囲むように、ブレークダウン防止用のp型領域307 と、ガードリングを構成する所定幅のp型領域409と が備えられている。p型領域307及びp型領域409 は、n<sup>-</sup>型炭化珪素半導体層302の表層部に形成され ている。p型領域409、は、複数個形成されておりp 型領域307からユニットセル領域の外側に向かって所 定間隔おきに配置されている。

【0103】そして、p型領域409のうち、最もセル 領域から離れた位置にあるものは、フィールドプレート を構成する電極410に電気的に接続されている。さら に、ガードリングを構成する複数のp型領域409のそ 40 れぞれの間、p型領域407とp型領域409との間、 及びp型領域409のうち最外周に位置するものからさ らにセル領域の外側(セル領域から離れる側)におい て、n-型炭化珪素半導体層302の上部には、n-型 エピタキシャル層302よりも不純物濃度が低い n - 型 薄膜層408が備えられている。具体的には、n--型薄 膜層408は不純物濃度が1×101°cm-3、膜厚が 0. 3μmで構成されている。

【0104】このように構成されたプレーナ型MOSF

電位線を図22中に点線で表す。このように、n--型薄 膜層408が形成されており、n--型薄膜層408がn - 型炭化珪素半導体層302よりも低濃度となっている ため、空乏層の横方向への延びを大きくすることができ る。

【0105】このように、酸化膜の界面における電界強 度を低減することができ、熱酸化膜309が絶縁破壊さ れることを防止することができる。次に、図22に示さ れるプレーナ型MOSFETの製造方法について図23 ~図25に基づいて説明する。

〔図23(a)に示す工程〕低抵抗のn・型炭化珪素半 導体基板301を用意し、このn・型炭化珪素半導体基 板301上に高抵抗のn-型炭化珪素半導体層302を エピタキシャル成長させる。

【0106】 [図23(b) に示す工程] n- 型炭化珪 素半導体層302の表層部のうち、ユニットセル形成予 定領域にp型ベース層303を形成する。

〔図23(c)に示す工程〕p型ベース層303上を含 むn-型炭化珪素半導体層302上にエピタキシャル成 長法によってn-型薄膜層450を形成する。とのn-型薄膜層450がチャネル形成用の表面チャネル層30 4を構成すると共に、上記したように熱酸化膜309の 界面における電界強度を低減する役割を果たすn-型薄 膜層408を構成する。

【0107】 [図24(a) に示す工程] n型不純物を イオン注入し、p型ベース層303上の所定領域にn+ 型ソース領域305と、外周部領域の所定領域にコンタ クト用のn<sup>+</sup>型層311を形成する。

〔図24(b)に示す工程〕p型不純物をイオン注入 30 し、ユニットセル領域では、p型ベース層303とのコ ンタクトが取れるように、p型ベース層303上におけ るn - 型薄膜層304のうち、チャネル形成する部分以 外(図中ではn・型ソース層305の間)をp型に反転 させ、外周部領域では、ブレークダウン防止用のp型領 域307を形成すると共にこのp型領域307からユニ ットセル領域の外側に向けてガードリンクとなるp型領 域409を複数個形成する。

【0108】なお、このとき、p型不純物がp型ベース 層305よりも深く注入されるようにイオン注入すると とで、p型ベース領域305を部分的に深く形成でき、 素子の耐圧を向上させることができる。

〔図24(c)に示す工程〕フォトリソグラフィ工程を 経て、p型領域307上に所定膜厚の酸化膜(Si O<sub>2</sub> )360を形成する。

[図25(a)に示す工程] 熱酸化によってウェハ全面 に熱酸化膜309を形成する。この熱酸化膜309がゲ ート酸化膜を構成する。そして、ポリシリコン等を堆積 したのち、パターニングしてゲート電極を形成する。

【0109】 (図25 (b) に示す工程) ゲート絶縁膜 ETのドレインに高電圧が印加された場合に示される等 50 上を含むウェハ上に層間絶縁膜318を形成する。この

後、層間絶縁膜318にコンタクトホールを形成したの ち、アルミ配線をバターニングし、ゲート電極320、 ソース電極312、及びフィールドプレートを構成する 電極22を形成する。そして、ゲート電極320、ソー ス電極312、及び電極410上にバッシベーション膜 370を形成し、さらにn\*型炭化珪素半導体基板30 1の裏面にドレイン電極313を形成して、図22に示 すプレーナ型MOSFETが完成する。

【0110】(他の実施形態)との他、例えば、n・型 ソース領域4とp型炭化珪素半導体層3に形成されるソ 10 ース電極12、及びn・型炭化珪素半導体基板1の裏側 表面に形成去れるドレイン電極13はNi以外の電極で もよい。また、上述した実施形態ではnチャネル縦型M OSFETに本発明を適用した場合について説明した が、pチャネル縦型MOSFETに本発明を適用しても よく、さらには縦型、横型に関わらず基板に溝7を掘ら ないようなMOSFETに本発明を適用していもよい。 【0111】さらに、溝7、溝5は基板表面に対して垂 直でもV溝型、U溝型でもよい。また、溝側面は平面出 なくても良く、滑らかな曲面でもよい。そして、上記第 20 パワーMOSFETの断面図である。 1~第7実施形態においては、基板に炭化珪素を用いた 縦型パワーMOSFETに本発明を適用したものを説明 したが、基板にシリコン基板を用いる半導体装置に本発 明を適用することもできる。

【0112】また、第1実施形態では、メサ型形状の溝 5とセル領域に形成するチャネル領域となる溝7を別工 程で形成したが、特開平9-74193号公報に示され るように溝7の側面にチャネル領域となる高抵抗半導体 層を形成する場合には、その高抵抗半導体層と高抵抗層 6とを同時に形成できるため、溝5を形成するための特 30 別な工程を必要としない。図面を用いて説明すると、図 3 (a) に示されるように半導体基板100を用意し、 図14(a)に示すように溝5と溝7を形成する。その 後、図4(c)以降に示される工程と同様の工程によっ て図14(b) に示す半導体装置を形成する。このよう にして、溝5と溝7を同時に形成した半導体装置を完成 させることができる。

【0113】なお、第6実施形態のように、溝5の角部 にp型層領域を201を形成する場合においても溝7の 側面にチャネル領域となる高抵抗半導体層を形成すると とができ、この場合においてもチャネル領域となる高抵 抗半導体層と髙抵抗層6とを同時に形成することができ る。第8、第9実施形態では、p型領域307、40 7、409を形成する前にn--型薄膜層304、404 を形成しているが、後で形成してもよい。

#### 【図面の簡単な説明】

【図1】本発明にかかわる第1実施形態における縦型バ ワーMOSFETの断面図である。

【図2】図1に示す縦型パワーMOSFETの電界分布 を示す図である。

- 【図3】図1に示す縦型パワーMOSFETの製造工程 を示す図である。
- 【図4】図3に続く製造工程を示す図である。
- 【図5】図4に続く製造工程を示す図である。
- 【図6】本発明にかかわる第2実施形態における縦型パ ワーMOSFETの断面図である。
- 【図7】図6に示す縦型パワーMOSFETの電界分布 を示す図である。
- 【図8】本発明にかかわる第3実施形態における縦型パ ワーMOSFETの断面図である。
- 【図9】本発明にかかわる第4実施形態における縦型パ ワーMOSFETの断面図である。
- 【図10】図9に示す縦型パワーMOSFETの電界分 布を示す図である。
- 【図11】本発明にかかわる第5実施形態における縦型 パワーMOSFETの断面図である。
- 【図12】図11に示す縦型パワーMOSFETの電界 分布を示す図である。
- 【図13】本発明にかかわる第6実施形態における縦型
  - 【図14】本発明にかかわる第6実施形態における縦型 パワーMOSFETの断面図である。
  - 【図15】図14に示す縦型パワーMOSFETと、従 来の縦型パワーMOSFETの電界分布を比較した図で ある。
  - 【図16】図16に示す縦型パワーMOSFETの製造 工程を示す図である。
  - 【図17】本発明にかかわる第7実施形態における縦型 パワーMOSFETの断面図である。
- 【図18】図14に示す縦型パワーMOSFETと、従 来の縦型パワーMOSFETの電界分布を比較した図で ある。
  - 【図19】図17に示す縦型パワーMOSFETの製造 工程を示す図である。
  - 【図20】図19に続く縦型パワーMOSFETの製造 工程を示す図である。
  - 【図21】図20に続く縦型パワーMOSFETの製造 工程を示す図である。
- 【図22】本発明にかかわる第8実施形態における縦型 40 パワーMOSFETの断面図である。
  - 【図23】図22に示す縦型パワーMOSFETの製造 工程を示す図である。
  - 【図24】図23に続く縦型パワーMOSFETの製造 工程を示す図である。
  - 【図25】図24に続く縦型パワーMOSFETの製造 工程を示す図である。
  - 【図26】他の実施形態における縦型パワーMOSFE Tの製造工程を示す図である。
- 【図27】従来におけるメサ型構造を有する縦型パワー 50 MOSFETの電界分布を示す図である。

【図28】従来におけるメサ型構造を有する縦型パワー MOSFETの電界分布を示す図である。


31


【図29】従来におけるフィールドプレート構造を採用 した縦型パワーMOSFETの電界分布を示す図であ る。

## 【符号の説明】

1…n, 型炭化珪素半導体基板、2…n, 型炭化珪素半 導体層、3…p型炭化珪素半導体層、4…n・型ソース 領域、5…メサ型構造を構成する溝、6…高抵抗層、7


\* 膜、12…ソース電極、13…ドレイン電極、30…p 型炭化珪素半導体層、40…電極層、50…電極層、7 0…溝、80…p型炭化珪素半導体層、201…p型層 領域、301…n\*型炭化珪素半導体基板、 n- 型炭化珪素半導体層、303…p型ベース領域、3 04…表面チャネル層、305…n\*型ソース領域、3 06…ゲート電極層、307…p型領域、308…n--型薄膜層、309…熱酸化膜、312…ソース電極、3 13…ドレイン電極、320…ゲート電極、322…電 …溝、9…熱酸化膜、10…ゲート電極、11…絶縁 \*10 極、408…n<sup>--</sup>型薄膜層、409…p型領域。








8.0


Distance (Microns)




















【図28】

【図26】





【図29】



(72)発明者 ラジェシュ クマール 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内

(72)発明者 片岡 光浩

愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内